Запоминающие устройства

<< Назад в раздел Распечатать

Дата добавления: 2008-03-03 | Просмотров: 9885

ОЗУ

Микросхемы ОЗУ построена на биполярных и МДП транзисторах. Элементом памяти в первых из них служит простейший триггер, во вторых – триггер или конденсатор, заряжаемый до напряжения, соответствующего единичному состоянию элемента. Биполярные триггерные микросхемы обладают значительным быстродействием, а МДП микросхемы – большей емкостью ЗУ. Кроме того, МДП-микросхемы потребляют значительно меше энергии.

Типичный пример триггерного ОЗУ – параллельный регистр;. При четырех битах хранимой информации все его компоненты умещаются в одном корпусе с 14-ю выводами, обеспечивающими доступ ко всем входам и выходам четырех элементов памяти. Организация памяти в виде отдельных регистров применяется при создании ОЗУ малой ёмкости.

При увеличении емкости ОЗУ возникает проблема доступа к каждому элементу памяти при ограниченном числе выводов в корпусе. Эта задача решается с помощью адресной организации ЗУ с использование дешифратора кода адреса. Как уже говорилось ранее, дешифратор с n адресными входами дешифрирует 2ⁿ состояний. Таким образом, при четырёх входах можно организовать обращение к 16 элементам памяти при 10 к 1024 элементам.

Запоминающее устройство адресного типа состоит из трех основных блоков: массива элементов памяти (накопитель), блока адресной выборки (дешифратор адреса) и блока управления.

Рассмотрим назначение и взаимодействие этих блоков на примере ОЗУ на 64 бита с адресной организацией выборки 16 четырехразрядных слов (16 слов х 4 разряда = 64 бита).

Условное изображение и функциональная схема такой микросхемы приведены на рисунке 1,а. Массив памяти образован 16 четырехразрядными цепочками триггеров. При сигнале V=0 одна из цепочек, соответствующая выставленному адресу А1—А4, переходит в рабочее состояние, и ее сигналы поступают на входы элемента И (7—10). При сигнале V-1 на всех выходах DС низкие уровни, и следовательно, все триггеры отключены от выходных шин накопителя. При V=0 и W=0 на выбранную цепочку поступают информационные сигналы входы (D0—D4) и элементом 1 вырабатывается сигнал записи. В этом режиме при смене информации на входе ОЗУ происходит перезапись информации в данном слове массива. При сигналах V=1 и W=0 входная информация проходит непосредственно на выход микросхемы, минуя массив триггере (дешифратор не выбирает ни одной из цепей). И, наконец, при V=1 и W=1 запрещена работа дешифратора, узла, вырабатывающего сигнал «Запись» и входных элементов И.

Рисунок 1

Таким образом, блок управления (десять элементов И) обеспечивает работу ОЗУ в режимах: запись, считывание, сквозной перенос, хранение информации.

Выходные логические элементы И выполнены по схеме с открытым коллектором, что позволяет соединять вместе выходы Q нескольких микросхем ОЗУ. При этом происходит наращивание емкости ОЗУ две микросхемы—32 слова, три—48 и т. д..

Адресное управление А1—А4, информационные входы D1—D4 и выход Q1—Q4 всех микросхем объединяют в общие шины, а выбор рабочего массива осуществляют дополнительным дешифратором по входам V и W. Так построена микросхема К155РУ2 рисунок 1,б.

Рисунок 2

При конструировании ОЗУ ёмкостью в сотни тысяч бит в одном корпусе возникают трудности с созданием дешифраторов с таким числом выходов. Их удалось преодолеть при построении матричных накопителей, в которых выборка каждого элемента памяти осуществляется не по одной шине, а по двум (по строкам и столбцам). Функциональная схема такого ОЗУ емкостью 256 бит приведена на рисунке 2. Для выбора 256 ячеек необходимы восемь адресных входов. Они разделены на две четверки, каждая из которые управляет дешифратором на 16 положений. При любой комбинации сигналов A1-A8 единичные значения сигналов на шине строки и шине столбца окажутся только у одного элемента памяти. Только этот элемент будет воспринимать управляющие сигналы, идущие по общим шинам: выбор микросхемы CS (Chip Select), разрядная шина 1, разрядная шина 0. Анализ логической структуры блока местного управления (три элемента И) позволяет составить таблицу режимов работы этого ОЗУ.

CS	R/W	Функция
0	1	Запись в выбраную ячейку
0	0	Считыва6ние из выбранной ячейки
1	0	Хранение информации
1	1	Хранение информации

Выходной усилитель ОЗУ в режиме записи и хранения информации находится в третьем состоянии (состояние с высоким сопротивлением), что позволяет наращивать объем памяти так же, как и для микросхемы К155РУ2.

Цоколевка микросхем К176РУ2 и 1К561РУ2 (ОЗУ с такой структурой выполнены по КМДП технологии показана на рисунке 2,б. Используя их, необходимо помнить, что информация на адресных (А1—А8) и информационном входах должна меняться при высоком уровне сигнала CS как в режиме записи, так и в режиме считывания. В противном случае будет разрушаться ранее записанная информация. Смена информации должна производиться за время не менее 0,1 мкс до начала сигнала СS=0 либо не ранее чем через 0,5 мкс после его окончания.

ПЗУ

Постоянные ЗУ допускают только считывание занесенной в них информации. В ПЗУ по каждому n-разрядному адресу записано одно заранее установленное m-разрядное слово. Таким образом, ПЗУ являются преобразователями кода адреса в код слова, т. е. комбинационной системой с n входа- ми и m выходами.

Накопитель ПЗУ обычно выполняется в виде системы взаимно перпендикулярных шин, в пересечениях которых либо стоит (логическая 1), либо отсутствует (логический 0) элемент, связывающий между собой соответствующие горизонтальную и вертикальную шины. Выборка слов производится так же, как и в ОЗУ, при помощи дешифратора. Выходные транзисторы усилителей могут быть с открытым коллектором или с третьим состоянием. Тогда при стробирующем сигнале V=1 микросхема отключается от выходной шины, что позволяет наращивать память простым объединением выходов микросхем ПЗУ.

В настоящее время производиться огромное количество ПЗУ, или энергонезависимой памяти, как последовательного так и параллельного типа. В данной статье я расскажу только про параллельные ПЗУ так как для того чтобы рассказать про последовательные такие как I². Рассмотрим однократно программируемое ПЗУ к155ре3. Информационная ёмкость её 256 бит, организация 32х8. В этих ПЗУ элементом памяти является биполярный транзистор с выжигаемой перемычкой. При программировании в ячейке где должен быть записан 0, через транзистор пропускают импульс тока, достаточного для разрушения перемычки.

Микросхема К573РФ6 ПЗУ с ультрафиолетовым стиранием, объём памяти 64Кбит организация 8192х8. Микросхема имеет в своём корпусе окошко, используемое пи стирании ультрафиолетовым светом. После стирания это окошко заклеивается светонепроницаемой плёнкой. После стирания все ячейки находятся в состоянии логической единицы. Микросхема работает в режиме программирования когда напряжение источника питания 25 вольт, на входе -OE напряжение высокого уровня. Для записи информации необходимо подать байт данных на выходы данных. Адресные сигналы и сигналы данных имеют ТТЛ уровень. Когда адресная и входная информация выставлена подается на вход -CE/PGM импульс программирования с уровнем ТТЛ и длительностью 50 мс. Импульс программирования подаётся для каждого байта записываемой информации. После программирования каждой ячейки необходимо проверить правильно ли она запрограммирована. Если байт считанный с ПЗУ не соответствует записываемому то процедуру программирования для данное ячейки необходимо повторить.

Добавил: Павел (Admin)
Автор: GIG

Вас может заинтересовать:

Цифровые микросхемы. Типы логики, корпуса

Теория и практика применения таймера 555. Часть вторая.

Введения в цифровую электронику

Формирователи пачки импульсов

Логические элементы изнутри